• 아시아투데이 로고
삼성전자, 美 실리콘밸리 DAS에 ‘3D D램’ 연구조직 신설

삼성전자, 美 실리콘밸리 DAS에 ‘3D D램’ 연구조직 신설

기사승인 2024. 01. 28. 13:27
  • 페이스북 공유하기
  • 트위터 공유하기
  • 카카오톡 링크
  • 주소복사
  • 기사듣기실행 기사듣기중지
  • 글자사이즈
  • 기사프린트
삼성전자 미국 캘리포니아주 새너제이 실리콘밸리 DSA 222
미국 캘리포니아주에 위치한 삼성전자 미국 미주총괄(DSA)./삼성전자
삼성전자가 미국 실리콘밸리에서 차세대 3차원(3D) D램 개발에 주력할 메모리 연구개발(R&D) 조직을 만들어 선제적인 연구에 나선다.

28일 업계에 따르면 삼성전자는 미국 캘리포니아주 실리콘밸리에 있는 반도체 미주총괄(DSA)에 'R&D-Dram Path Finding' 조직을 만들었다. 반도체연구소 산하 조직으로 송재혁 삼성전자 DS 부문 최고기술책임자(CTO) 겸 반도체연구소장이 직접 이끈다.

이 조직은 3D D램 선제적으로 연구하는데 초점을 맞춘다. 그러면서 실리콘밸리 우수 인력을 적극적으로 영입하고 다양한 반도체 생태계와 협력에 나선다.

지난 17일에 열린 신규 조직 오픈식에는 반도체 장비 세계 1위 기업 어플라이드머티어리얼즈(AMAT)를 비롯해 램(LAM)리서치, KLA 등 유수 장비사들의 주요 경영진과 반도체 석학들이 참석했다.

현재 D램은 단일 평면에 셀이 촘촘히 배치된 2D 구조인데, 같은 면적에 집적도를 높여 성능이 더 뛰어난 3D D램 개발에 메모리 업계가 사활을 걸고 있다. 셀을 수평으로 눕혀 위로 쌓아 올리는 방식, 셀 구조를 2단으로 쌓는 버티컬 방식 등 다양한 방식을 탐구하며 기술 선점 경쟁 중이다.

삼성전자는 2013년 세계 최초로 3차원 수직구조 낸드(3D V-NAND) 상용화에 성공한 경험을 바탕으로 D램에서도 3차원 수직 구조 개발 선점을 목표로 한다. 작년 10월 '메모리 테크 데이' 행사에서 삼성전자는 차세대 10나노 이하 D램에서 기존 2D 평면이 아닌 3D 신구조를 도입할 계획을 밝혔다.

칩 면적을 줄여야 하는 한계를 3D 수직 구조로 극복하고 성능도 향상해 1개 칩에서 용량을 100기가바이트(Gb) 이상 늘린다는 계획이다. 삼성전자는 지난해 일본에서 열린 'VLSI 심포지엄'에서도 3D D램 연구성과가 담긴 논문을 발표하면서 3D D램의 실제 반도체로 구현한 상세한 이미지를 제시한 바 있다.
후원하기 기사제보

ⓒ아시아투데이, 무단전재 및 재배포 금지


댓글