삼성전자-IBM, 나노 뛰어넘는 新 반도체 디자인 발표

기존 핀펫 트랜지스터보다 전력 사용량 85% 감소 목표
뉴욕 올버니 나노테크 연구단지에서 개발

삼성전자와 IBM이 VT펫 아키텍처를 공개했다./제공=IBM

삼성전자와 IBM이 VT펫 아키텍처를 공개했다./제공=IBM

나노 경쟁 그 다음은 수직 경쟁?

미국 IBM과 삼성전자가 수직 트랜지스터 구조를 활용한 반도체 디자인 ‘VT 펫(FET) 아키텍처’를 15일 발표했다.

양사에 따르면 VT 펫 아키텍처는 나노(㎚, 10억분의 1m) 공정의 한계를 뛰어넘어 반도체 성능을 지속적으로 확장할 수 있다. VT 펫 아키텍처는 트랜지스터를 세로로 쌓아올린다.

나노 공정이란 웨이퍼에 미세한 선폭의 전류가 흐르는 길을 그려넣는 것이다. 하지만 점점 더 미세한 선폭을 그리는데 드는 비용이 막대하고, 기술적 장벽이 매우 높다. 5나노미터에서 3나노로 가는데 드는 비용만 수십조원이 들 정도다. 현재의 방법으로는 고성능을 내려면 웨이퍼에 더 많은 트랜지스터를 심어야 해, 반도체의 물리적 면적이 부족하다는 문제도 있다. 이 때문에 반도체 업계에서는 성능 향상을 위한 나노 경쟁에서 벗어날 수 있는 새로운 아키텍처를 연구해왔다.

기존의 트랜지스터는 반도체 표면에 수평으로 배치해 전류가 측면 또는 좌우로 흐를 수 있게 설계됐다. IBM과 삼성전자는 새로운 VT 펫 기술을 통해 칩 표면에 수직으로 트랜지스터를 쌓아 수직 또는 상하로 전류를 흐르게 하는데 성공했다.

VT펫 공정은 칩 설계자들이 한정된 면적에 더 많은 트랜지스터를 집적할 수 있게 한다. 트랜지스터의 접점을 개선해 전류 낭비를 줄이는 동시에 더 많은 전류가 흐를 수 있게 지원한다. 전반적으로 새로운 공정 기술은 기존 핀펫(finFET) 공정 칩 대비 2배 높은 성능 또는 전력 사용량을 85% 절감할 수 있다.

IBM과 삼성전자는 VT 펫 아키텍처를 적용하면 일주일 간 충전 없이 사용하는 스마트폰, 암호화폐 채굴과 데이터 암호화 등에 필요한 전력 절감 등이 가능하다고 밝혔다. 또 해양부표, 자율주행차, 우주선 등 장시간 사용이 필요한 기기 운용에 지원할 수 있다.

IBM과 삼성전자는 미국 뉴욕 올버니 나노테크 연구단지에서 VT 펫 아키텍처 공동연구를 진행해왔다.

무케시 카레 IBM 리서치 하이브리드 클라우드 및 시스템 담당 부사장은 “이번에 발표한 기술은 기존의 관습에 도전하며, 일상과 비즈니스를 개선하고 환경에 미치는 영향을 줄이는 새로운 혁신을 제공하며 세상을 발전시키는 방법에 대해 재고하는 것을 의미한다”며 “IBM과 삼성은 반도체 설계 부문에서의 혁신은 물론 ‘하드 테크’를 추구해 나가는 데 함께 노력하고 있다는 것을 보여주고 있다”고 말했다.

한편 IBM은 삼성전자 파운드리의 5나노 공정에서 IBM 자체 서버용 칩을 생산한다고 밝혔다. 삼성전자는 7나노 공정에서도 IBM 파워 서버10 제품을 생산한 바 있다. 올해 초 IBM이 공개한 텔럼 프로세서도 삼성 파운드리에서 제조했다.