|
27일 삼성전자 반도체 뉴스룸에 따르면 구자흠 삼성전자 파운드리사업부 기술개발실장(부사장)은 인터뷰에서 "HBM5는 HBM4E보다 동작 속도를 약 50% 이상 높여야 할 것으로 예상된다"며 "베이스 다이에 GAA 구조를 적용한 2나노 공정을 도입하고 더욱 높은 집적도의 TSV(실리콘관통전극)를 구현할 예정"이라고 밝혔다.
HBM은 여러 장의 D램(코어 다이)을 수직으로 적층하고 맨 아래에 베이스 다이를 배치하는 구조다. 코어 다이가 데이터를 저장하는 역할을 담당하는 반면 베이스 다이는 GPU와 AI 가속기 등 외부 프로세서와 HBM을 연결하는 로직 칩이다. 적층된 코어 다이와 베이스 다이는 TSV를 통해 전기적으로 연결되며, TSV의 집적도가 높을수록 더 많은 데이터를 빠르게 처리할 수 있다.
특히 HBM4부터는 베이스 다이에 기존 메모리 공정 대신 파운드리 4나노 4세대 공정이 적용됐다. 구 부사장은 "4나노 공정은 양산 3년 차에 접어들며 성능뿐 아니라 양산 수율도 충분히 검증된 공정"이라며 "설계 목적에 따라 면적과 성능을 최적화할 수 있는 다양한 게이트 피치와 임계전압(Vth) 옵션을 제공하는 것이 경쟁력"이라고 설명했다. 이어 "HBM4E에서는 고집적·고성능 소자와 배선 최적화를 통해 14Gbps 이상의 고속 동작과 전력 효율 향상, 방열 성능 개선을 구현했다"고 덧붙였다.
삼성은 메모리와 파운드리, 패키징(TSP)을 모두 자체 수행하는 점도 강점으로 내세웠다. HBM은 메모리사업부가 코어 다이를, 파운드리사업부가 베이스 다이를 생산한 뒤 패키징해 완제품을 만드는 구조다. 설계 단계부터 메모리와 파운드리, 패키징 조직이 협업해 속도와 전력 효율, 발열, 수율을 함께 최적화할 수 있어 개발 기간을 단축하고 비용 경쟁력도 확보할 수 있다는 설명이다.
HBM 베이스 다이에 파운드리 공정을 처음 적용하는 과정에서는 적지 않은 시행착오도 있었다. 기존 모바일 제품에서는 경험하지 못했던 수준의 패턴 집적도 편차에 대응하기 위해 전사 태스크포스(TF)를 꾸려 새로운 공정 셋업 절차와 기준을 마련했고, 이를 통해 HBM4 베이스 다이는 첫 샘플부터 성능과 수율 목표를 모두 달성했다. 구 부사장은 "약 3개월 만에 개발을 완료한 것은 최고의 성공 사례였다"며 "4나노 공정에서 확보한 경험과 기술 경쟁력을 바탕으로 HBM5에서도 2나노 공정을 선제 적용해 기술 리더십을 강화하겠다"고 말했다.
삼성전자는 모바일 중심이던 선단 공정 적용 분야도 AI·HPC(고성능컴퓨팅), 자동차, 로보틱스 등으로 확대하고 있다. HBM과 첨단 패키징을 결합한 원스톱 솔루션을 비롯해 실리콘 포토닉스와 CPO(Co-Packaged Optics) 등 차세대 기술 개발도 병행하며 AI 반도체 시장 공략을 강화한다는 계획이다.
