|
황 부사장은 10일 삼성전자 뉴스룸에 올린 기고문을 통해 "삼성전자는 고객과 밀접히 협업해 인공지능(AI)·고성능 컴퓨팅(HPC) 생태계를 견인하고 있다"며 이같이 강조했다.
삼성전자는 HBM2에 이어 현재 HBM2E, HBM3를 양산하고 있으며, 9.8Gbps 속도의 HBM3E 제품을 개발해 고객사에 샘플 공급을 곧 시작할 예정이다. HBM4는 2025년을 목표로 개발 중으로 해당 제품에 적용하기 위해 고온 열특성에 최적화된 NCF 조립 기술과 HCB 기술도 준비하고 있다.
황 부사장은 "지난 40여 년간 끊임없는 변화와 혁신을 통해 기술 초격차를 달성해 왔다"며 "앞으로도 초격차 DNA를 바탕으로 기술적 한계를 극복해 세상에 없는 다양한 메모리 솔루션 제품을 개발해 나갈 것"이라고 강조했다. 그러면서 "특히 D램 시장의 큰 변곡점이 될 10나노 이하 공정을 기반으로 AI 시대에 세상이 원하는 초고성능, 초고용량, 초저전력 메모리 제품을 제공할 계획"이라고 설명했다.
그는 최선단 공정으로 개발하고 있는 다양한 차세대 메모리 반도체를 소개했다. 황 부사장은 지난달 발표한 32Gb(기가비트) DDR5 D램에 대해서 "이번 제품으로 최대 1TB(테라바이트) 모듈 구현이 가능해져 고용량을 필요로 하는 데이터센터뿐 아니라 향후 MRDIMM, CXL 등 차세대 메모리 솔루션에서도 사용될 수 있는 기반이 될 것으로 기대한다"고 평가했다. 삼성전자의 32Gb(기가비트) DDR5 D램은 40년 전 개발한 64Kb(킬로비트) D램 대비 용량이 50만 배 크다. 동일 패키지 사이즈에서 아키텍처 개선을 통해 16Gb D램 대비 2배 용량을 구현해 128GB(기가바이트) 모듈을 TSV 공정 없이 제작할 수 있다.
황 부사장은 "AI 서비스를 위한 하이엔드 급 CPU는 100개가 넘는 코어와 각 코어를 담당할 충분한 메모리가 필요하다"며 "제한된 패키지에서 더 많은 용량을 탑재하려면 D램 단일 칩 크기를 최소화하는 공정 기술과 폼팩터 내 구성 요소를 적절히 배치하고 스펙에 맞게 동작하도록 만드는 설계 기술도 필수적"이라고 강조했다.
DDR5 규격의 12나노급 D램에 대해서도 "고객 수요에 맞춰 데이터센터·AI·HPC 등 다양한 응용처에 공급할 계획"이라고 강조했다. HBM-PIM에 대해서 황 부사장은 "폰 노이만 구조에서 기인한 메모리 병목 현상은 챗GPT와 같이 수많은 데이터를 다루는 응용에서 특히 치명적"이라며 "이러한 한계를 극복하기 위해 2018년 세계 최초로 메모리 내에서 연산이 가능하고, 높은 에너지 효율을 가진 HBM-PIM을 개발했다"고 설명했다. 이어 "이를 통해 산업계와 학계에서 PIM 플랫폼의 표준화와 에코 시스템 구축을 위한 발판을 마련했다"고 강조했다.
HBM-PIM은 메모리 대역폭의 병목 현상 개선으로 음성 인식 등 특정 작업량에서 최대 12배의 성능 향상과 4배의 전력 효율을 달성한다. 이와 관련해 시스템 성능 개선을 목표로 하는 연구도 진행 중이다. 그는 "생성형 AI 응용까지의 확장성은 물론, 최근에는 CXL 인터페이스를 사용하는 CXL D램에서 PIM 아키텍처를 구성하는 연구도 함께 진행하고 있다"고 말했다.
