|
17일 이정배 삼성전자 메모리사업부장(사장)은 앞으로 다가올 10나노 이하 D램과 1000단 V낸드 달성을 위해 구조와 소재 기술의 혁신을 추진해 업계를 선도하겠다고 밝혔다.
이 사장은 이날 뉴스룸에 올린 기고문을 통해 "10나노 이하 D램과 1000단 V낸드 시대에는 새로운 구조와 소재의 혁신이 매우 중요하다"며 "D램은 3D 적층 구조와 신물질을 연구개발하고 있으며, V낸드는 단수를 지속 늘리면서도 높이는 줄이고, 셀 간 간섭을 최소화해 업계에서 가장 작은 셀 크기를 구현하는 강점을 지속 고도화해 나갈 것"이라고 강조했다. 또한 "V낸드의 입출력(I/O) 스피드를 극대화하기 위해 신구조 도입을 준비하는 등 새로운 가치 창출을 위한 차세대 혁신 기술을 착실히 개발하고 있다"고 전했다.
이 사장은 차세대 기술을 통해 현재 개발하고 있는 D램과 V낸드 라인업을 업계 최대 수준으로 만들겠다고 강조했다. 그는 "현재 개발 중인 11나노급 D램은 업계 최대 수준의 집적도를 달성할 것"이라며 "9세대 V낸드는 더블 스택 구조로 구현할 수 있는 최고 단수를 개발 중으로, 내년 초 양산을 위한 동작 칩을 성공적으로 확보했다"고 설명했다. D램 라인업은 지속 확대해 1TB 용량의 모듈까지 구현할 수 있는 솔루션으로 확장해 나갈 계획이다. CMM(CXL 메모리 모듈) 등의 새 인터페이스를 활용해 메모리 대역폭과 용량을 원하는 만큼 확장할 수 있는 청사진도 그리고 있다.
AI 특화 메모리는 현재 HBM3을 양산 중이고, 차세대 제품인 HBM3E도 정상 개발하고 있다. 저전력 특화 제품인 LPDDR D램은 하이케이 메탈 게이트 공정을 적용해 고성능을 구현하고 모듈 형태로 구현한 LPDDR5X CAMM 솔루션으로 PC 시장과 향후 데이터센터로 응용처를 확대할 계획이다. 서버 스토리지도 응용처에 따라 용량을 테라바이트의 1000배 용량인 페타바이트급으로 확장하는 PB(Petabyte) SSD도 조만간 선보인다.
HBM, DDR5 등 고부가 제품과 선단 공정 생산 비중을 확대하고, R&D 투자를 강화한다. 이 사장은 "수요 변동성과 메모리 제품의 긴 생산 리드 타임을 극복하기 위해 메모리 라인 운영을 고도화해 나갈 것"이라고 전했다. 삼성전자는 기흥캠퍼스에 대규모 첨단 반도체 R&D 단지를 구축하고 있다. 이르면 내년 말 완공 예정이다.
고객과 파트너사와의 협력 관계도 제품 사양 정의 단계부터 협력 관계를 강화한다. 이 사장은 "클라우드 서비스 및 세트, 칩셋, 소프트웨어 업체와 함께 제품 사양 정의 단계부터 데이터 전송 속도 지연 최소화, 대역폭 극대화 구현과 전력 효율 향상 등 최적화된 메모리 솔루션의 공동 개발을 확대해 갈 것"이라며 "D램과 낸드플래시의 혁신적 기술 준비를 위해 소재, 장비 등 전 세계 파트너사와의 협력도 강화할 것"이라고 말했다.
